ＴＫ８０／ＢＳの
シンセシステムを復活／拡張したい〜
その３０
ＩＰの再構成とディレイドＬＦＯの実験
パラメータ入力用ＭＳＰ４３０
デジタルシンセの２ｃｈ化
２０１８年
１０月１３日
ガレージとアパートの双方でＦＰＧＡを作成していると、どちらのＰＣで作成したのが最新のＩＰか、本体なのか、分からなくなってきます。以下はＩＰががロックされているという表示です。この状態でもＩＰの変更はできませんが、合成してビットファイルを生成することはできます。
詳しくみると、ＩＰカタログに所定のＩＰが無いということのようです。左はラダーフィルタで右がエンベロープジェレータです。
ＩＰのロケーションを確認します。
実際にディレクトリを確認するとＩＰが入っているはずのディレクトリが無いです。本来はＩＰディレクトリの下にＩＰのファイルが必要です。原因はＶｉｖａｄｏの本体プロジェクトファイルのみをコピーして、ＨＬＳで作成したＩＰのＲＴＬエクスポートファイルが無いためです。
ＨＬＳのプロジェクトはＵＳＢメモリにバックアップがあるので、再度ＨＬＳで合成して、ＲＴＬをエクスポートをします。
再度、Ｖｉｖｏｄｏで確認すると、今度はメッセージが変わって、レビジョンが違っているというメッセージになりました。
ＩＰソースのウインドで、右クリックでメニュー表示して、ＩＰをアップグレードを選びます。上の変換の方を選びます。
ロックの表示が消えました。
パラメータ設定用のＭＳＰ４３０ローンチパッドとユニバーサル基板、ＩＣソケットを秋月で購入しました。
こちらはＡｉｔｅｎｄｏのＬＣＤとフレキ変換基板、ＳＰＩ−ＡＤＣ用のＱＦＮピッチ変換ボードです。ＡＤＣはＡＤ７６９９を使用する予定です。
１０月１４日
ＬＦＯをディレイド・モジュレーションに修正します。簡単のため、コンデンサの充放電波形ではなく、直線でＡＲを作ります。下はテストベンチの擬似ゲートで確認したシミュレーション波形です。ゲートの立ち上がりで三角波のレベルを０にクリアしてシンクロさせ、アタックに続き、ゲートＯＮの定常、ゲートＯＦＦのリリースです。
波形を矩形波に変更したシミュレーション、右はＰＷＭでパルス幅を短くした状態です。
リソースを圧縮するために、ディレイド・モジュレーションＬＦＯの内部処理はｆｉｘ１２＿１２にします。
ＤＳＰ４８は１個ですが、ＬＵＴの使用数が多いです。右は単純な三角波のＬＦＯのリソースです。ちなみに、内部処理をｆｉｘ２０＿１２で行うとＤＳＰ４８の使用量は３個になります。
１０月１４日
Ｖｉｖａｄｏで合成後にディレイド・モジュレーションＬＦＯのリソースを確認します。ＬＵＴは上に比べて３分の１以下になって７７２に、ＤＳＰ４８は１つ増えて２個になりました。ＨＬＳの使用量はあくまでも見積もりのようです。
ＬＦＯをデバッグ用にＳＰＩ−ＤＡＣへ出力して確認します。タイミング確認のためにエンベロープジェネレータと合わせてアナログディスカバリに取り込みました。正常動作しています。
１０月１８日
エンベロープジェネレータのコードを修正しました。リリースの終了値が少し大きくて段が目立つので０．０２を０．００５に変更しました。
続いて、アタック中にゲートＯＦＦになったときにリリースに移行するように修正します。
同じく、ディケイ中にゲートＯＦＦになったときもリリースに移行します。
続いて、リリース中にゲートＯＮになったときはアタックに移行します。いずれも、ＨＬＳのＣシミュレーション結果から波形を作成しました。
リソース圧縮のため、引数と内部処理をｆｉｘ１２＿１２に変更しました。ＤＳＰ４８は１個になりました。見積もり上はＬＵＴの使用量が多いです。今週末に合成／インプリして再確認します。
１０月２１日
合成後のリソースを確認します。ＬＵＴは２５６個に減って、ＤＳＰ４８は２個に増えています。
ＤＤＳとデータ入力のラッチは８ｃｈ分、その他シンセ部が１ｃｈの現状のリソースです。
モノタロウで購入のタカチのＣＦシリーズ傾斜アルミケースとアマゾンのツマミです。ＦＰＧＡデジタルシンセのパラメータ設定用です。ケースは正面パネルは単体になるので加工しやすいです。側面はプラスチックです。
ケースのサイズは約Ａ５サイズのユニバーサル基板に合わせました。
ケースの正面パネルは片側だけ黒に塗装されています。パネルに部品を配置してみました。６個のロータリエンコーダのパラメータ表示の７セグＬＥＤは手持ちの部品が数種類あり、全体の配置から部品を決定します。肝心のロータリエンコーダがまだ来ていません。
ＬＦＯのゲートシンク機能の不具合です。プラス側から始まる時とマイナス側から始まる時がありました。コードを修正して、必ずプラス側から始まるようにしました。
１０月２１日
ＬＦＯの続きです。ディレイ機能のパラメータをボード上のＸＡＤＣに接続されているボリュームから調整できるようにしました。下はアタック、リリースとも最短の時です。
それぞれ、アタックとリリースの時間を延ばした時です。
だいぶ前にるＤＤＳトーンジェネレータに追加した５１２倍クロックと同じロジックを使ってノコギリ波を生成させます。ＤＤＳから５１２倍のロックを出力させ、新規に波形変換ロジックを追加します。５１２倍クロックでバイナリカウンタを動作させると、出力はレベルが１０ビット、周波数が１倍のノコギリ波になります。下はラダーフィルタとＤＣＡから出力です。また、波形変換ロジックからは１倍の方形波を出力します。切り替えはボード上のスライドスイッチで行います。
ラダーフィルタはスルーして、エンベロープジェネレータで変調したＤＣＡの出力です。現状はボード上のスライドスイッチで方形波、ノコギリ波を選択します。次回、ミキシングできるように修正します。
１０月２９日
この週末は日曜のみの作業です。マルツ経由のＤＩＧＩＫＥＹからのＡｒｔｉｘ−７の１００Ｔの載ったＡＲＴＹボードが来ました。Ａ７バージョンになって電源周りが変更になっています。ＵＳＢのＶＢＵＳと外部のＤＣジャックの電源の切り替えショートピンが無くなり、自動になりました。価格は３万円弱ですが、３５Ｔボードに付属していたＶｉｖａｄｏのライセンスは付いてません。ＷＥＢ版で足りているのでライセンスの有無はあまり関係ありません。
同じく、外部から波形をアナログ入力するＳＰＩ−ＡＤＣのＡＤ７６９９です。１６ビットの８ｃｈ入りです。残念ながら、安い評価ボードが無く、ＡｉｔｅｎｄｏのＱＦＮ変換基板に実装して使用します。サイズが４ｘ４ｍｍと小さいので、失くさないようにテープで変換基板に固定しておきます。後でハンダ付けしますが、実体顕微鏡下で行う必要があります。
こちらはマルツ在庫のコパルの非接触ロータリエンコーダです。５０パルス／回転、スイッチ付きです。６個の内５個が固定金具付きですが、在庫が無かったため１個だけ金具無しです。出力のピンヘッダは２．５４ピッチではないため、金具が無いと基板を固定できません。少し工夫が必要です。
同じく、ロータリエンコーダのＡ／Ｂ相をクロックとディレクション信号に変換する７４ＨＣ７４と７セグＬＥＤ点灯用のシリアルパラレル変換の７４ＨＣ５９５です。
パネル載せる７セグＬＥＤを決定しました。先週の小さいものは２．５４ピッチでないため却下、中くらいの緑色のものはＤＰセグがないので、これも却下です。大きめの２連の赤に決定しました。また、６個のパラーメータ設定用のツマミは仮に置いてあります。一回り大きいものをアマゾンに発注済みです。
先週の予定では方形波とノコギリ波のミキサーを作るはずでしたが、２ｃｈ対応を先に行いました。ラダーフィルタとＥＧ、ＬＦＯ、ＤＣＡを１づつ増やして２ｃｈに対応させました。
２ｃｈ組み込み後のリソースを確認しておきます。ＤＳＰ４８は５６個使っています。ＤＤＳ用に２個使用して、８ｃｈ実装済みです。現状のロジックでは１ｃｈあたりＤＳＰ４８を２２個使っている計算です。現状のままなら、ぎりぎり４ｃｈ分が入ります。新しく購入した１００ＴボードはＤＳＰ４８が２４０個入っているので、もう少し機能を追加しても８ｃｈ分入ると思われます。
２ｃｈに対応させるため、ＤＣＯのチューニング用に２つボリュームを追加しました。ＰＣからＭＳＰ４３０のＵＳＢ−ＭＩＤＩパラレル変換を介してテスト録音しました。２ｃｈともノコギリ波で少しレゾナンスを掛けています。ＭＰ３はこれです。
