ＴＫ８０／ＢＳの
シンセシステムを復活／拡張したい〜
その４０
ＦＰＡＧシンセの８チャンネル化
ケースへの収納
２０１９年
６月２６日
ＨＬＳで作成したＤＣＦのラダーフィルタｉｉｒ＿ｌｐｆ＿ｃｐｐはＤＳＰを使う設定で生成したものを組み込むと音が小さくなる不具合が出ました。スライスを減らす目的でＤＳＰを使う設定にしたので、そもそもＬＵＴが減るのか確認してみます。はじめにＨＬＳのレポートを比較してみます。ＤＳＰを使わない方です。ＨＬＳのレポートではレイテンシが７７、ＤＳＰ使用数４、ＬＵＴ使用数３４２４になっています。
ＤＳＰを使う方です。レイテンシが６４、ＤＳＰ使用数１２、ＬＵＴ使用数３４１９になりました。ＨＬＳの段階でＤＳＰを使う設定にしてもＬＵＴはあまり減らないです。当然ですが、シミュレーション結果はどちらも同じです。
続いて、Ｖｉｖａｄｏでインプリ後のＤＳＰを使わない方のロジック使用量です。スライスが４．０５％（６４２）です。
ＤＳＰを使わない方のＤＳＰの使用量は４です。
ＤＳＰを使う方のインプリ後のロジック使用量です。スライスが４．３％（６８２）です。
ＤＳＰを使う方のＤＳＰの使用量は８です。４つ増えました。インプリ後もＤＣＦではＤＳＰを使う設定にしてもＬＵＴの使用量は減らないようです。ＬＵＴが大幅に減らせるのであれば、音が小さくなる原因を調べようと思いましたが、今回はレイテンシが７７でも問題ないのでＤＳＰを使わない方を使用します。
６月２９日
ＦＰＧＡシンセのロジックはあと少しで完成ですが、ＤＣＯのＥＧ周波数変調をマイナス側にした時にボローで不具合が出たため、２チャンネルに戻してコンパイル時間を短縮します。メインのロジックで呼んでいる機能ＩＰ（ＤＣＦ、ＤＣＡ、ＥＧ、ＬＦＯ、ＤＤＳ）の内６ｃｈを呼ばないようにするだけで、簡単に２チャンネル化できます。以下のように‘ｉｆｄｅｆ〜‘ｅｎｄｉｆでＩＰを無効化します。
コンパイル時間は約１０分になり、だいぶ早くなります。
スライス使用量は２８．７１％です。
ＤＳＰは４８個使用しています。
デバイス図です。
ＦＰＧＡにダウンロードして動作確認しました。動作良好です。
現在ＦＰＧＡボードの電源はＵＳＢから給電していますが、ＦＰＧＡボードのＤＣジャックに変更します。９Ｖ電源をアマゾンから購入しました。
６月３０日
２チャンネル化してコンパイル時間が短くなったので、ＤＣＯをマイナス側に変調した時の不具合を調べて修正しました。ＤＣＯ２にもＥＧによる周波数変調を実装して８チャンネルに戻しました。スライス使用量は９７．８％です。
ＤＳＰは元と同じ１９２個です。
デバイス図です。
購入した９Ｖ電源は分解してステーを介してケース内に収めました。これでロジックをダウンロードする時意外はＵＳＢケーブルを使わなくてよくなりました。
ベロシティ入力用のＸＡＤＣのアナログ入力のＡ０〜５と６、７は入力回路が異なるので抵抗を変更し、残っていたベロシティ入力の配線を追加しました。
ＤＣＯのマイナス変調不具合でＤＤＳロジックを修正したので、ＳＫ−８８と合わせて音程を確認しておきます。動作良好です。
ＥＧの時間パラメータの範囲が偏っているという問題も残っているので、ＬＵＴを増やすために、デバッグ用のＳＰＩ−ＤＡＣのロジックを外しました。スライスの使用量は９５．７％になりました。
７月６日
先週購入したパラメータ設定器のロータリエンコーダを２５パルスに交換しました。ピンが基板の外に出ているため、簡単に交換できました。
ＥＧの時間パラメータの範囲が偏っているので対策します。ＥＧ
のアタック、ディケイ、リリースの各時間パラメータはコンデンサの充放電波形を模しています。現在はパラメータ設定器の００〜ＦＦの値を固定小数点
ｆｉｘ１２＿１２の良さそうなビット位置にリニアに当てはめています。このため可変範囲が狭くなっています。そこで、先頭の数個のみｃａｓｅ文で別の小
数点値にマッピングするように変更します。ＨＬＳのシミュレーション結果のＣＳＶをＧｎｕｐｌｏｔでグラフにして確認します。右が時間パラメータ
を１６．０に設定した時です。次が右の２．０です。
続いて、左から１．２、右が１．０７５です。サスティーンは全て０．５です。ＨＬＳシミュレーションなので１．０７５の時はアタックが立ち上がる前にゲートがＯＦＦになっています。とりあえず４つをｃａｓｅ文でマップしてみましたが、効果はまずまずで、実際には先頭の８個くらいをマップすれば、かなり良くなりそうです。次回修正してみます。
７月７日
ＦＰＧＡシンセは完成までもう少しですが、これら８チャンネル出力の接続先がありません。既存のアナログ・デジタルシンセも合わせて使いたいので、ミキサのケー
ブルを繋ぎかえるのはに面倒です。そこで、アナログシンセ側のＶＣＡ内にミキサ回路を追加し,ＶＣＡとミキサ間のケーブルはそのまま、ＦＰＧＡシンセの出
力をＶＣＡ出力とミキシングできるように改造します。ＶＣＡにはＣＶのリニア／エクスポネンシャルの切り替えスイッチがあるのですが、エクスポネンシャルは使用頻度が低いため、ＶＣＡの電源が入っていない時はこのスイッチを使って、ＦＰＧＡシンセの出力がミキサに出力されるようにします。小基板に４５５８を載せて、２チャンネルのミキサを作ります。リニア／エクスポネンシャルの６極スイッチの配線を変更しました。ＶＣＡの１チャンネルのみ改造して動作確認しました。
残りの７個を量産します。部品は全て手持ちで間に合いました。
ＦＰＧＡシンセをＦＰＧＡトーンジェネレータの上に設置します。パネルのチャンネル境界の縦線は合わせてあるので、良い感じです。上に乗っているのはＴＫ８０／ＢＳ用のＬＣＤモニタです。
ＶＣＡの２チャンネルも改造して、アナログ・デジタルシンセとＦＰＧＡシンセのそれぞれ、２チャンネルで音出して、動作確認しました。ＦＰＧＡのＤＣＯとトーンジェネレータの音程も合っています。ただ、アナログ・デジタルシンセ側のＤＣＯ出力をＦＰＧＡシンセの外部入力で入力すると、２チャンネルはきれいなのですが、１チャンネルの入力は少し歪んでいるようです。次回確認します。
残っているＶＣＡも改造します。３個追加したところで、８時近くなり時間切れです。残りは次回に持ち越しです。
７月１３日
３連休ですが、土日のみガレージ作業です。マルツから購入したケーブルを使ってＦＰＧＡシンセとアナログ／デジタルシンセのＶＣＡ間のパッチケーブルを作製します。
左側がＦＰＧＡシンセとＶＣＡ間の出力用、右側は手持ちのケーブルで作製したＦＰＧＡシンセとＤＣＯ間の外部入力用です。
下はＭＳＰ４３０のＵＳＢ−ＭＩＤＩ変換器と接続するベロシティ入力のケーブルです。
ＥＧの時間パラメータの範囲が偏っている件です。先頭の８個をｃａｓｅ文で１６．０、８．０、４．０、２．０、１．５、１．２、１．１、１．０７５の小
数点値にマッピングしました。良くなりました。
Ｖｉｖａｄｏのインプリメンテーション後にネットリストから回路図を表示すると、不可解なブロック図が表示されます。下はＤＤＳの５１２倍クロックからノコギリ波とＰＷ波、２倍と１／２の矩形波を生成するＷ＿ＣＯＮＶモジュールです。左の１チャンネル用の出力信号は良いですが、右の２チャンネル用のブロックから出ているｍｃ８０＿ｄａｔａＸＸはこのモジュールとは無関係の信号のはずです。
ブロック図の信号線をダブルクリックすると、接続先の回路が展開されます。展開して調べるとｍｃ８０＿ｄａｔａＸＸはＷ＿ＣＯＮＶ１＿２の中を通っているだけの信号でした。
パラメータ設定器からのＳＰＩ信号を入力するｐａｒａ＿ｓｐｉモジュールも無関係と思われる信号が表示されます。ｂｔｎとｓｗはボード上のプッシュスイッチとスライドスイッチの信号を修正してパネルに接続したＬＥＤ出力です。展開して調べると、こちらもモジュールの中を通っているだけの信号です。ネットリストのブロック図に表示される信号は本来のモジュールの信号ではない場合もあることが判明しました。
７月１４日
作製したパッチケーブルを使ってアナログ／デジタルシンセ、ＵＳＢ−ＭＩＤＩ変換と接続して動作確認しました。外部入力はオフセットが掛かっていて修正が必要です。また、ベロシティ入力の可変範囲が小さいことがわかりました。これは３Ｖ入力に１Ｖを入力していること、ロジックも最適ではありませんでした。こちらも修正が必要です。現在のスライスの使用量が９７％を超えているので、調整しきれるか心配です。
７月２０日
先週、マルツで購入したＰＳｏＣ５ＬＰの評価ボードです。ＵＳＢ２．０のフルスピードが内蔵されていて、ＵＳＢ−ＭＩＤＩのサンプルコードが標準で付いています。コアは３２ビットのＡＲＭ−ｃｏｒｔｅｘ−Ｍ３です。また周辺ＩＯとは別に小さいＣＰＬＤ（１２入力のＬＵＴｘ２＋４つのＦＦｘ２）とＦＩＦＯ付きＡＬＵが２４個実装されていて、プログラム可能です。今後、ＭＳＰ４３０からＰＳｏＣに移行予定です。
ＦＰＧＡシンセは先週のベロシティと外部入力の問題を修正したので、旧アナログ／デジタル混在シンセに接続して動作確認します。
はじめにベロシティ制御です。Ｄｏｍｉｎｏ内でベロシティを付けて動作確認しました。丁度良いレベルでコントロールできるようになり、動作良好です。
次
は旧シンセのＤＣＯ出力をデルタシグマＡＤＣでＤＣＦ手前にミキシングする外部入力です。ＦＰＧＡシンセ側の問題は直ったのですが、旧シンセのＤＣＯ４の出力
波形が不安定です。ＲＯＭのデータを読み出すＤＡＣとアドレスカウンタの４０４０を交換しました。旧ＤＣＯは１チャンネル分を筐体から取り出すことができないため面倒で
す。
壊れていたのは４０４０でした。交換して不安定さは無くなりましたが、まだ波形がおかしいです。上の波形がＤＣＯ４で下が正常なＤＣＯです。ＲＯＭのアドレスかデータのどちらかの最下位ビットが入れ違っているかもしれません。これは次回に確認しにします。
７月２１日
別の問題です。エンベロープジェネレータのアタックとリリース時間が短い時にプチ音が気になります。ゲートとＤＣＯの出力は非同期なので、細いパルスが出る場合があります。下は細いパルスが出ています。このときプチ音が出ます。
対策としてはじめに試したのはＤＣＡのゼロクロス出力です。アタック時にゼロクロスした後で出力するようにします。アタック時は解決できました。
リリース時はゼロクロスが機能しません。左はリリースが短い時、右はリリースが長く、アタックと繋がっている時です。ＤＤＳでも対策が出来そうです。ゲートＯＮの時とノート番号が変更になった時に、ＤＤＳのアドレスカウンタを０クリアする方法です。これは次回試してみます。
７月２７日
プチ音の続きです。ＤＤＳに対策をしたのですが、アナログディスカバリを会社に置き忘れたため、アナログオシロで調べますが、単発で見られないので良く分かりません。次回に持ち越します。
旧ＤＣＯの４チャンネルが不調の件です。４０４０を交換して直ったと思ったのですが、直っていませんでした。ＤＣＯ専用のバスエクステンダで筐体の外に出して調べます。正常です。
筐
体に戻すと不調になります。これで原因が分かりました。筐体に入れる時はＤＣＯの出力にケーブルを接続します。ＤＣＯの出力は次段のＶＣＦの前にあるミキサに入力されますが、筐体が別なので、電源を入れていま
せんでした。この時は波形が崩れます。上がＤＣＯ４、下は正常なチャンネルです。双方ともミキサの電源は入っていません。ミキサに使用しているオペアンプの
特性と思われます。もしかしたら４チャンネルのオペアンプの入力段が壊れているのかもしれません。先週、原因だと思ったＲＯＭテーブルを読み出す４０４０は壊れていませんでした。ＶＣＦ／ＶＣＡ／ＥＧ部に電源が入っていれば不具合はありません。
７月２８日
ＰＳｏＣ５ＬＰの続きです。開発環境をＵＳＢメモリに入れて持ってきたので、サンプルプログラムをビルドしてみます。元々入っているＬチカ（ＰＷＭ駆動）が入っていますが、点滅速度を変更してみます。サンプルコードのＢｌａｎｋｉｎｇ＿ＬＥＤ１を開いて、ＰＷＭに入る５０Ｈｚのクロックを変更してみます。
再ビルドして、書き込むと点滅速度が変わりました。
７月２９日
ＰＳｏＣ５ＬＰの続きです。会社のＰＣでＵＳＢ−ＭＩＤＩのサンプルコードをビルドしてみます。サンプルコードのデフォルトは１００ピンのＣＹ８Ｃ３８６６用です。プロジェクトで右クリックからデバイス選択を選んで、ウインドを出します。
ＣｏｒｔｅｘのＭ３のＣＹ８Ｃ５８８８ＬＴＩ−ＬＰ０９７を選びます。
パッケージが６８ピンの５８８８変更されます。回路図を見ながら、何にも繋がってないポートにＬＥＤとＵＡＲＴを割り当てます。
その後、クリーン／ビルドして、書き込みます。マイクロＵＳＢ側をＰＣに挿してデバイスマネージャのオーディオデバイスにＭＩＤＩデバイスが認識されることを確認しました。ＭＳＰ４３０の時はＣＤＣのサンプル
コードからＭＩＤＩデバイスとして認識させるまで３週間くらい掛かりました（笑）。このＰＳｏＣでは一瞬でできました。
８月１日
ＰＳｏＣ５ＬＰの続きです。会社の休み時間に動作確認をしてみます。ピンアサインでＵＡＲＴのＭＩＤＩ出力１をたまたま、Ｐ３．２に設定したのですが、出力波形が変なので回路図を確認すると１ｕＦのコンデンサが付いていました。ＳＡＲ−ＡＤＣ用コンデンサのようです。
とりあえず、ＭＩＤＩ出力の１と２のピンを入れ替えて、ＭＩＤＩ出力１をＰ３．３に設定し直して、再ビルドして書き込みます。
Ｄｏｍｉｎｏを立ち上げて、出力先をＰＳｏＣのＵＳＢ−ＭＩＤＩに設定し、イベントを出力します。分かりやすいようにノートナンバ８５（０ｘ５５）を出します。
アナログディスカバリのＵＡＲＴプロトコルアナライザでＰ３．３を測定します。波形が反転しているので、アナライザ側でも反転します。ボーレートは自動で３１．２５Ｋｂｐｓになります。ノートオン：０ｘ９０、ノート：０ｘ５５、ベロシティ：０ｘ６４が出力されノートナンバは０ｘ５５が出ています。正しく動作しているようです。週末にガレージに持って帰ってＭＩＤＩデバイスに接続してみます。
８月３日
プチ音の続きです。アナログディスカバリで確認します。ＥＧ用のゲート信号を使って、ＤＤＳのアドレスカウンタをクリアするロジックはアタックが最短でも約１ｍＳｅｃ以上の遅延があり、波形の先頭から出力することができないことが分かりました。もう少し調査してみます。
８月４日
ＰＳｏＣ５ＬＰの続きです。ＤＩＮコネクタをＵＡＲＴ１に接続して動作確認しました。ＳＣ８８に接続して問題ないことを確認しました。ボードはデバッガ部を切り離しました。
デバッガ部にはマック８のコンスルーピンをハンダ付けして、ボードに接続できるようにしました。スルーホール径０．８ｍｍ用ですが、プラスチックのハウジングを外せば１．０ｍｍ径にも使えます。
